Có thông tin cho rằng nhà máy sản xuất chip bằng quy trình 2 nm có thể tiêu tốn khoảng 28 tỷ USD. Trên thực tế, chi phí cho toàn bộ quá trình phát triển và sản xuất dây chuyền 2 nm sẽ cao hơn vì các công cụ này sẽ cao hơn. sẽ phức tạp hơn và chi phí cho các chuyên gia cần thiết sẽ đắt hơn. Công cụ có thể là sự cứu rỗi duy nhất VÀ TỪ với trí tuệ nhân tạo có thể tối ưu hóa quy trình và giúp giảm chi phí.
Theo công ty tư vấn IBS, một nhà máy bán dẫn 2nm công suất 50 tấm wafer mỗi tháng (WSPM) sẽ tiêu tốn khoảng 28 tỷ USD, cao hơn 8 tỷ USD so với chi phí của một nhà máy 3nm và chỉ là một minh họa cho sự tăng trưởng theo cấp số nhân. có thể mong đợi khi ngành chuyển đổi sang thế hệ chip tiếp theo.
Nói một cách chính xác, giá thành của chip 2nm sẽ tăng khoảng 50% so với vi xử lý 3nm, đồng nghĩa với việc các công ty như Apple, sẽ phải chi 30 USD để chế tạo một tấm wafer 300mm trên quy trình N2 của TSMC khi nó được triển khai trong vài năm tới.
Có lẽ có một số cơ hội để điều chỉnh những con số này, điều này có khả năng làm giảm chi phí cao dự kiến của các con chip cải tiến. Có nhiều cách tiếp cận khác nhau mà các công ty bán dẫn có thể thực hiện và các quyết định thiết kế mà họ có thể đưa ra trong giai đoạn tiền xây dựng, xây dựng và vận hành sẽ làm thay đổi chi phí cuối cùng của nhà máy.
Tuy nhiên, bên cạnh đó, việc thiết kế vi mạch trên quy trình kỹ thuật 2 nm đòi hỏi phải có các chuyên gia chuyên môn hiện đang thiếu hụt. Ngoài ra, việc sử dụng quang khắc, một quá trình được sử dụng để tạo ra các mẫu trên bề mặt vi mạch, đang ngày càng gia tăng.
Các phần tử trên vi mạch càng nhỏ thì quá trình quang khắc càng phải chính xác hơn, từ đó dẫn đến chi phí thiết bị và vật liệu tăng lên. Do đó, chi phí tăng lên của nhà máy bao gồm việc tăng số lượng công cụ in thạch bản EUV.
Nhưng ngay cả IBS cũng thừa nhận rằng có những sắc thái và bối cảnh thay đổi về thiết kế chip đằng sau những con số đó. Công ty cũng lưu ý rằng vai trò của các công cụ EDA dựa trên AI ngày càng trở nên quan trọng trong thiết kế vi mạch, đơn giản hóa các quy trình và giảm chi phí bằng cách tự động hóa các quy trình thiết kế phức tạp và tối ưu hóa hiệu suất của vi mạch.
Đọc thêm: